切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 两个相邻的bank，一个生成带时钟共享的srio核，另一个不 ...
返回列表 发新帖
查看: 1055|回复: 0

两个相邻的bank，一个生成带时钟共享的srio核，另一个不带，带共享的核出来的时钟...

[复制链接]
ccs 发表于 2022-7-7 08:05:30 | 显示全部楼层 |阅读模式
两个相邻的bank，一个生成带时钟共享的srio核，另一个不带，带共享的核出来的时钟能直接给不带的用么
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-17 07:44 , Processed in 0.065391 second(s), 19 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表