FPGA问答3

Q:有调过srio的吗？srio 1x在FPGA外部收发短路自回环，开始发送数据后，很快ireq_tready就变低了，一直不恢复高，可能是哪里有问题呢

A:时序问题

Q:从treq接收到的数据跟发送的数据对比了，是一样的。rx是能收到数据的

A:为啥不用精简接口

Q:图一  这个用起来区别大吗

A:一样的，不过这种接口很多，要理清

Q:图二  我现在valid给的是这种脉冲式的，不知道是不是对写数据有影响

FPGA问答3