FPGA问答7

zxopenljx · 发表于 2022-10-8 10:26:41

Q: 请问xilinx有没有那种输入位宽可以动态调节的fifo
我有一个设计要求fifo的输出位宽固定为32字节，输入位宽在1~32之间动态的变化，这种设计应该如何实现，感觉好难实现我实在想不明白

A: 你的位位宽要设定一个固定MAX值，比如最大120bit，但是最后选取结果的时候根据不同的模式选择里面的96位或者48位

A: 输入位宽和你没关系吧，低位填充啊；不用的bit补0不行吗

Q: 关键是输入位宽一直在不停的变化，输出的位宽要求一直不变，不能补0

A: 掩码

Q: 来的数据位宽在1~32byte之间，就是8~256bit之间，这个数据是从pcie IP出来的时钟是250Mhz，那么高的时钟做移位寄存器我担心时序约束过不了

A: 加两个计数器绑定位宽，用n个256的接收寄存器收数据。n是你接收溢出的位。计数器大于32的倍数时，写一次fifo，非空就读大概是这个意思吧。

zxopenljx · 发表于 2022-10-11 18:23:38

FPGA问答7

zxopenljx · 发表于 2022-10-18 18:53:15

FPGA问答7

hellokity · 发表于 2022-10-19 16:10:48

FPGA问答7

		自动登录	找回密码
密码			我要注册

FPGA问答7

站长推荐 /1