集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2338|回复: 1

matlab的verilog能直接在ISE中编译成bit文件吗?

[复制链接]
ccs 发表于 2011-9-8 12:11:33 | 显示全部楼层 |阅读模式
有谁知道,matlab的verilog能直接在ISE中编译成bit文件吗?
 楼主| ccs 发表于 2011-9-8 12:12:05 | 显示全部楼层
请问有用过从matlAB simulink的模型转化成verilog,并且优化后下载到FPGA开发板的朋友吗?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 07:45 , Processed in 0.059699 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表