至芯科技【夏宇闻教授专栏】与你一起搞定FPGA设计！

回复 225# 夏宇闻

夏老师:
         你好，最近我一直在调试TFT显示图片，图片数据量太大，FPGA内部ROM不够。不知道怎么存储，我想了两种方法，一种是把数据直接烧写到扩展FLASH，但不知道怎么烧写，数据文件是bin或是hex，mif格式。第二种是在nios2下实现，采用了外部的SDRAM，将数据直接放在数组中，但这种方法也没有调试过。请教夏老师，有什么好的方法?

夏老师答：

我建议采用外部SDRAM，再加上采用嵌入式处理器核，例如，Niosii或其他CPU核，我几年前编写的书，高级verilogSOPC实验教程，中有TFT图片显示的设计举例。您可以参考模仿。现在高版本的Quartus已经用Qsys来代替SopcBuild，新工具应该比原来的好用一些，也许有FLASH接口的宏模块，但我还没用过。您可以自己摸索，如果设有具体例子指导，把设计调试通过，直到满足客户要求是很费时间的，但也很锻炼人，可测试您解决问题的毅力。

好啊 谢谢夏老师

夏老师您好，最近在看伪随机序列发生器，看了些资料，但是有个地方还是没有看明白。

主要是从生成多项式与生成框图和verilog代码怎么对应的。

比如下面的资料：




他的生成多项式是P=X15+X14+1，但是看生成框图，只是把第14位和第15位抽头异或了，这样不就成了P=X15+X14
那么把“1”呢，代码里也是这样子的：



我不太明白，为什么生成多项式里的“1”在框图和程序中都不见了
还请各位熟悉的能指点一下，多谢各位了

夏老师您好，最近在看伪随机序列发生器，看了些资料，但是有个地方还是没有看明白。

主要是从生成多项式 ...
418478935 发表于 2012-2-2 16:33

找一本经典的介绍M序列的书认真读一篇，您就能明白。您贴的资料说的不仔细，也不严格，代码也不对。

找一本经典的介绍M序列的书认真读一篇，您就能明白。您贴的资料说的不仔细，也不严格，代码也不对。
夏宇闻 发表于 2012-2-3 05:55

    感谢回答，我搜不少资料，感觉都和这个资料大同小异，没有区别
   夏老师您要是知道有介绍M序列比较好的资料， 能否告知一下，万分感谢。

感谢回答，我搜不少资料，感觉都和这个资料大同小异，没有区别
   夏老师您要是知道有介绍M序列 ...
418478935 发表于 2012-2-3 15:07

中文图书我很少看，帮你搜了一下有：
《移位寄存器序列应用教程》作者李正朝等 。
如果你读英文能力不错，直接在网上用以下英文词在维基百科词典上查，能得到很容易理解的有关伪随机序列的知识和电路结构。
"Linear feedback shift register"或"LFSR"
From Wikipedia, the free encyclopedia
"LFSR" redirects here.
下面的表格就是从维基百科里查到的，网页里还有动画非常详细地解释线性反馈移位寄存器如何生成M序列等伪随机序列，及现代通信中的作用。
The following table lists maximal-length polynomials for shift-register lengths up to 19. Note that more than one maximal-length polynomial may exist for any given shift-register length.
Bits        Feedback polynomial        Period
n                2n − 1
2        x2 + x + 1        3
3        x3 + x2 + 1        7
4        x4 + x3 + 1        15
5        x5 + x3 + 1        31
6        x6 + x5 + 1        63
7        x7 + x6 + 1        127
8        x8 + x6 + x5 + x4 + 1        255
9        x9 + x5 + 1        511
10        x10 + x7 + 1        1023
11        x11 + x9 + 1        2047
12        x12 + x11 + x10 + x4 + 1        4095
13        x13 + x12 + x11 + x8 + 1        8191
14        x14 + x13 + x12 + x2 + 1        16383
15        x15 + x14 + 1        32767
16        x16 + x14 + x13 + x11 + 1        65535
17        x17 + x14 + 1        131071
18        x18 + x11 + 1        262143
19        x19 + x18 + x17 + x14 + 1        524287

请问夏老师
      我现在还不是很理解FPGA的内部结构，您能不能给个代码，把一个CLB中包含的单元都用到

中文图书我很少看，帮你搜了一下有：
《移位寄存器序列应用教程》作者李正朝等 。
如果你读英文能力不 ...
夏宇闻 发表于 2012-2-4 13:15

    十分感谢夏老师，谢谢您

请问夏老师
      我现在还不是很理解FPGA的内部结构，您能不能给个代码，把一个CLB中包含的单元都用到
117454615 发表于 2012-2-7 10:28

assign mux2 = select? a : b ;
always@(posedge clk)
     if(reset)
          Regout<=0;
       else
           if(enable)
          Regout <=mux2;

第一句是一个查找表和二选一多路器组成的组合逻辑，(三个输入，一个输出)。 下面的块是带清零复位和使能控制的触发器。CLB中只有这几种元件。

非常感谢夏老师