集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: fpgaw

至芯科技【夏宇闻教授专栏】与你一起搞定FPGA设计!

[复制链接]
vvt 发表于 2011-10-5 11:38:42 | 显示全部楼层
如何调用两个异步fifo实现乒乓操作
异步fifo实现乒乓操作, 异步fifo, fifo
初学,希望大牛给与指导,输入239个数据,经过编码后变为255个数据,实现连续编码需要缓存输入数据,用到乒乓操作,不太会调用IP核,谢谢大牛指导!
vvt 发表于 2011-10-5 18:43:16 | 显示全部楼层
在verilog中所调用的.dat文件是用文本写的吗?如何用Modelsim调用。
在verilog中所调用的.dat文件是用文本写的吗?如何用modelsim调用?
我想在verilog中用readmemh语句来调用.dat文件中的数据,但是遇到了
两个问题:
1.不知道.dat文件是用什么编写的,是用文本来写的吗?
2.如果是用文本来编写的,那么如何在modelsim仿真下
是文本中的数据能够使用于仿真当中呢?我用文本写了一些数据
然后将这些数据文本添加到modelsim的工程中去,但是仿真的时候
数据还是没有有效的调用。

急救,请各位高手指教!!!
夏宇闻 该用户已被删除
夏宇闻 发表于 2011-10-6 05:57:21 | 显示全部楼层
vlsi与asic和soc 这三个概念的区别和联系是什么?都是用fpga设计这些电路的吗?
jahero 发表于 2011-10-4 20:30

Vlsi是什么意思我不知道,以前未见过。asic是专用集成电路的意思,通常指由某种工艺流程制造的专用芯片,而S〇C通常指糸统芯片可以完成包括多个芯片和软件在内的系统功能。这二种芯片目前都可以用FPGA实现。
夏宇闻 该用户已被删除
夏宇闻 发表于 2011-10-6 06:07:26 | 显示全部楼层
我用的是quartus8.0版,用它做仿真时只能跑1us。
在波形编辑是设置大于1us时,它就会弹出来对话框说
spec ...
IPO 发表于 2011-10-5 06:51

Quartus本质上只是一个综合工具而非仿真工具,所以最好学会使用MOdelsim来做仿真,就不会出现您提出的问题。我从来不用Quartus做仿真,所以不知道您的问题是不是使用的问题还是工具本身的局限性问题。
夏宇闻 该用户已被删除
夏宇闻 发表于 2011-10-6 06:14:58 | 显示全部楼层
如何调用两个异步fifo实现乒乓操作
异步fifo实现乒乓操作, 异步fifo, fifo
初学,希望大牛给与指导,输入 ...
vvt 发表于 2011-10-5 11:38

在Quartus和ISE等FPGA工具中都有宏模块调用工具您自己找一下试验几次就学会了。当然您必需掌握Verilog语言编写相应的代码才能使用这些宏模块。
夏宇闻 该用户已被删除
夏宇闻 发表于 2011-10-6 06:21:39 | 显示全部楼层
在verilog中所调用的.dat文件是用文本写的吗?如何用Modelsim调用。
在verilog中所调用的.dat文件是用文本 ...
vvt 发表于 2011-10-5 18:43

文本文件是用text格式的任何编辑工具编写的。您可以参考我编写的书中的例子学会如何使用文本文件产生大批量的数据。
ice_lyb 发表于 2011-10-6 12:00:55 | 显示全部楼层
夏老师:
       您好,在最近的学习过程中我遇到这这样的一个关于task的问题。我在使用task的时候我希望我能自己创建一个文件,将我所用到的TASK全部写道一个文件中,我在设计或者激励文件中进行调用的时候使用 `inculde “task.v”文件,但是在ise中编译的时候总是提示说我在调用的文件中没有进行声明。我想请问一下夏老师,我这样的做法是否可行,如果不可行能否推荐一种类似于C语言中的创建一个函数库的方法 也可以在Verilog中创建一个TASK的库,以方便后续的设计和验证,期待着夏老师的回复,谢谢~
夏宇闻 该用户已被删除
夏宇闻 发表于 2011-10-6 15:24:58 | 显示全部楼层
夏老师:
       您好,在最近的学习过程中我遇到这这样的一个关于task的问题。我在使用task的时候我希望我 ...
ice_lyb 发表于 2011-10-6 12:00


您还是用模块实例引用比较合乎常规。不建议在模块之间用任务。FPGA资源中也是用参数化宏库的。您不要与开发环境设计者对着干。
ice_lyb 发表于 2011-10-6 16:01:38 | 显示全部楼层
您还是用模块实例引用比较合乎常规。不建议在模块之间用任务。FPGA资源中也是用参数化宏库的。您不要与 ...
夏宇闻 发表于 2011-10-6 15:24




夏老师,您好,您所说的模块实例引用是指什么,是书上讲的那种吗,
module
...

test( j,k);
...
...
task test;
    input a;
    input b;
...
...
...
endtask

endmodule
可是我就是觉得如果是一个task还可以,主要考虑说如果设计比较大,或者设计用到了之前已经设计的任务,是否我们可以 直接进行调用,从而方便后面的使用。
111222 发表于 2011-10-6 22:06:47 | 显示全部楼层
请问一下FPGA内部是不是有实现串口通信的硬件,类似单片机里面的那种
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 23:29 , Processed in 0.068788 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表