至芯科技【夏宇闻教授专栏】与你一起搞定FPGA设计！

请问夏老师：
我现在要实现一个功能：按键改变一个信号量；
我定义信号signal fre_word_tmp : integer ra ...
darkness 发表于 2011-10-8 11:03

该变量的初始值定义了吗?没有初值的信号量加1后应该等于几呢?仿真系统无法给出答案。也许是这个问题吧，

夏老师您好，FPGA怎么实现大整数求余运算呢？例如：A%N，A和N的位宽至少为128bit。quartus的综合器好像只能 ...
学习ing 发表于 2011-10-8 18:10

    我没有做过128位的快速求余运算。如果综合器只支持到64位的求余运算，您是否能从算法上来解决?例如用连续的减法来求余，难道速度太慢，还是吞吐量太低?因为我没有相应经验只是随便提个建议而已。不要当真。

请教夏老师一个问题
when threshold_T    =>

                reg_Tout
蓝余 发表于 2011-10-8 11:04

我很久没有用VHDL，许多语法已经忘记，不能给您提供帮助。很抱歉。您的问题我是基本明白的，不明白的是用3输入时钟触发是什么意思?是不是用了1个时钟的3个连续的触发沿的意思?

回复  夏宇闻
夏老师：
    您好！TDC就是指时间数字转换器，准确地说我是要测量一小段时间，而这段时间 ...
玻色子 发表于 2011-10-8 11:44

您的时间段测量是纳秒级还是皮秒级的?我没有这方面的经验。不能提供帮助，很抱歉。如果是纳秒级的也许可以用PLL产生几倍频时钟来测。如果只有皮秒级的时间段我真不知道如何测。即使能测，测量精度也是问题。

我的modelsim明明已经把xilinx的库编译进去了，为何在ISE设计中调用到一个FFT的IP,仿真时，它报错说没有这个

我的modelsim明明已经把xilinx的库编译进去了，为何在ISE设计中调用到一个FFT的IP,仿真时，它报错说没有这个 ...
ccc 发表于 2011-10-9 05:58

在您的ModelSim的ini文件中是否已包含了您编译完的FFT库的路径?最好检查一下。

block RAM中regcea这个信号具体是干什么用的？

block RAM中regcea这个信号具体是干什么用的？
eee 发表于 2011-10-9 19:53

您的问题从哪里来的?block RAM是哪种FPGA的宏库?我不知道如何回答您的问题。

有不懂的地方 希望能得到老师的指导！

h<=(cnt==(SIZE-1) || cnt==(SIZE/2-1))?~h:h;这句话是什么意思了？