关于状态机问题的汇总贴

谢谢，学习了

谢谢分享，学习中。

学习了，LZ辛苦

不错哦，谢谢分享！！

很好很强大，我顶你个肺

好啊，顶死你

对状态机的理解不错，不过FPGA很多时候不仅仅考虑的是编码上的事情，和硬件的结合才是最主要的，编码虽然可以避免一些毛刺现象，但是主要是前期分析的时候，注意布线的影响，综合考虑才能消除毛刺现象的危害

分享了 ，谢谢

发多发发打发打发打发打发的

      理解不咋的，想必你是初学者吧。我来说几句吧，首先FSM结构由产生次态的组合逻辑电路、构成现态的时序逻辑电路组成和产生输出的组合逻辑电路三部分所组成。这三个部分推荐分别使用三个always语句对应实现。其中产生次态的组合逻辑电路的次态输出是由输入与当前状态所决定的（即只有当输入发生变化时，电路才由当前状态向次态转化），这一点无论对moore型还是mealy型都是一样的。楼主仅凭一个always语句的触发条件中只有state（当前态）而没有输入就判定此状态为moore型，或者always语句的触发条件中既有state（当前态）也有输入就判定为mealy型，这恐怕有些心急。我的观点是：区别二者的关键在于看产生输出的组合逻辑电路的always块的触发条件，而不是状态转移的always语句中的条件转移变量。若触发条件中仅有state（当前态），则为moore型；若两者都有就是mealy型。上面说的时用三个always分别实现对应的fsm的三个部分，但有时产生次态的组合逻辑电路和产生输出的组合逻辑电路两部分可由一个always语句实现，这是我们只要看
   case(state)
    A：语句1 ;
    B：语句2;
     ：
    ：
中的分支语句1或2中输出是否独立与输入；
请看若语句中是这种情况： （1）output=1；
                              if（a） next -state=s2；   //a为输入
                              else    next -state=s3；
                              end
则为moore型。
若 见（2）                  
                             if（a） next -state=s2；output=1;
                              else    next -state=s3；output=0;

                              end
则为mealy型。
That’s   all .
  上面只是本人见解，不代表权威，还请批评指正哈！
有什么问题可以找我交流下,qq:598722207,大家一起学习进步哈！