在EDK中，我参考IP核自动生成UCF写时序约束，两个作用相同的时钟引脚

在EDK中，我参考IP核自动生成UCF写时序约束，两个作用相同的时钟引脚，RX_CLK_0和RX_CLK_1,分别绑定在H17和H18(V5的BANK3上的两个相邻管脚)，RX_CLK_0绑在H17上是参考UCF给出的，RX_CLK_1是自己写的，但是RX_CLK_1的时序一直不满足，今天整了一天，一直调整IDELAY和管脚位置还有SETUP和HOLD的值，但是都约束不到，最后我将两信号的位置换了一下，其他的都没变，RX_CLK_0绑在H18上，RX_CLK_1绑在H17上，结果是RX_CLK_1约束到了，RX_CLK_0不满足时序要求了，感觉很奇怪，大家有碰到过么？

我还是个新手哈，表示要围观　

http://www.eefocus.com/article/08-01/9143171201386Z8c.html
Quartus II 中Tsu/Tco 的约束方法