一个浮点加法器[VHDL代码示例]

老怪甲 · 发表于 2010-5-14 10:51:44

网上找了N 久也没有发现浮点加法器的VHDL 代码，终于自己搞出来了，和大家分享下。如果大家觉得哪里可以改进的，也欢迎和我交流 QQ 258464471。在quartus 软件中访真综合通过（最高工作频率：10MH）

hubing040610129 · 发表于 2010-5-22 14:20:02

thank you .....

墨香奶茶 · 发表于 2011-3-11 18:50:39

我的要达到80MHz的，研究中

zhangyukun · 发表于 2019-3-19 09:12:58

一个浮点加法器[VHDL代码示例

嘿哈嘿哈哈 · 发表于 2023-12-20 09:37:20

一个浮点加法器[VHDL代码示例]

dameihuaxia · 发表于 2023-12-22 09:19:48

基于ARM的纸币号码识别系统
http://www.fpgaw.com/forum.php?m ... 1&fromuid=58166
(出处: 集成电路技术分享)

		自动登录	找回密码
密码			我要注册

站长推荐 /1