切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 求助verilog 代码问题

发新帖

查看: 1669|回复: 0

求助verilog 代码问题

longjilb 发表于 2012-2-12 19:15:04 | 显示全部楼层 |阅读模式

想实现功能：检测时钟信号fq_in的频率（频率和标准时钟差别不是很大）。
新手，自己写的有问题，所以求个代码

Verilog, 频率, 时钟

相关帖子

FPGA工程师就业培训班（保就业）

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-3-17 13:22 , Processed in 0.066654 second(s), 25 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表