集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1667|回复: 0

求助verilog 代码问题

[复制链接]
longjilb 发表于 2012-2-12 19:15:04 | 显示全部楼层 |阅读模式
想实现功能:检测时钟信号fq_in的频率(频率和标准时钟差别不是很大)。
新手,自己写的有问题,所以求个代码
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-3-15 18:37 , Processed in 0.061401 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表