请教VHDL写双口ram的问题（附完整代码和时序图）

小弟最近正在学习FPGA编程，按照自己想法写了一个VHDL的双口ram程序，代码如下，两个process是一样的，各负责一个接口。但是仿真出现一个很奇怪的问题。就是在a口地址10写入数据15，则a口和b口回读地址10都可以得到数据15。但是b口在地址10写入数据（图中为数据11），然后a口和b口在地址10处读到的都是无效数据。
另外，如果去掉a口的process，那么b口可以正常读写。我猜是有什么冲突了，但不知原因为何，求指教！

1. library IEEE;
   
2. use IEEE.STD_LOGIC_1164.ALL;
   
3. use IEEE.STD_LOGIC_UNSIGNED.ALL;
   
4. use IEEE.NUMERIC_STD.all;  
   
5. --use ieee.std_logic_arith.all;
   
6. use work.pcs_package.all;
   
7. 
   
8. entity ram is
   
9.     port(
   
10.                 --dual port asynchrous ram
    
11.         addr_a,addr_b: in std_logic_vector(6 downto 0);
    
12.         data_a,data_b: inout std_logic_vector(15 downto 0);
    
13.         we_a,we_b:     in std_logic;
    
14.         oe_a,oe_b:     in std_logic;
    
15.         cs_a,cs_b:     in std_logic
    
16.         );
    
17. end entity ram;
    
18. 
    
19. architecture rtl of ram is
    
20. TYPE ramblock IS ARRAY (0 to 99) OF std_logic_vector (n-1 downto 0);
    
21. 
    
22. SIGNAL memory        :ramblock;
    
23. 
    
24.     BEGIN
    
25.                 -----dual ram on a side
    
26.         PROCESS(we_a,oe_a,cs_a)
    
27.         BEGIN
    
28.         IF cs_a='1' THEN                  
    
29.             data_a<="ZZZZZZZZZZZZZZZZ";
    
30.             ELSE
    
31.                 IF we_a='0' THEN
    
32.                 memory(to_integer(UNSIGNED(addr_a)))<=data_a;   --WRITE
    
33.                 END iF;
    
34.                 IF we_a='1' AND oe_a='0' THEN
    
35.                     data_a<=memory(to_integer(UNSIGNED(addr_a)));   --READ
    
36.                 ELSE
    
37.                     data_a<="ZZZZZZZZZZZZZZZZ";                     --OUTPUT DISABLED
    
38.                 END iF;
    
39.         END IF;
    
40.         END PROCESS;
    
41. 
    
42.         -----dual ram on b side
    
43.         PROCESS(we_b,oe_b,cs_b)
    
44.         BEGIN
    
45.         IF cs_b='1' THEN                  
    
46.             data_b<="ZZZZZZZZZZZZZZZZ";
    
47.             ELSE
    
48.                 IF we_b='0' THEN
    
49.                                         memory(to_integer(UNSIGNED(addr_b)))<=data_b;   --WRITE
    
50.                                 end if;
    
51.                 IF we_b='1' AND oe_b='0' THEN
    
52.                     data_b<=memory(to_integer(UNSIGNED(addr_b)));   --READ
    
53.                 ELSE
    
54.                     data_b<="ZZZZZZZZZZZZZZZZ";                     --OUTPUT DISABLED
    
55.                 END iF;
    
56.         END IF;
    
57.         END PROCESS;
    
58.         
    
59.     END rtl;
    
60.    

复制代码

我的qq是707678413，希望对fpga比较感兴趣的可以加我多多交流。