为什么verilog是并发的语言，而阻塞语句又是顺序执行的

如题，本人纯小白，看书当中的疑惑，希望有人给说一下。