时序约束中输入输出的建立时间，保持时间是怎么计算的？

lkjh163 · 发表于 2012-5-26 12:49:28

时序约束中输入输出的建立时间，保持时间是怎么计算的？
能不能给个例子说一下，非常感谢

yoyo_note · 发表于 2012-6-3 08:47:20

这个是要看发送方的时序关系和接受方的时序要求

内部的多看看FPGA内部时钟约束
芯片间的约束

ps这个东西很重要！！！！！！！！！！

@HDL现场 · 发表于 2012-6-4 23:50:36

这个你要画出模型，其与内部寄存器之间公式是一样的，只是计算不大一样，只要分析得当就OK了

superaiai · 发表于 2012-6-20 22:11:37

这个你要画出模型，其与内部寄存器之间公式是一样的，只是计算不大一样，只要分析得当就OK了

		自动登录	找回密码
密码			我要注册

站长推荐 /1