集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2143|回复: 3

请教 串并转换中testbench输入端怎么让他产生11位串行数据?

[复制链接]
vvt 发表于 2012-6-7 04:40:08 | 显示全部楼层 |阅读模式
请教 串并转换中testbench输入端怎么让他产生11位串行数据?
 楼主| vvt 发表于 2012-6-7 04:40:18 | 显示全部楼层
直接写并行的一个,然后根据时钟打
 楼主| vvt 发表于 2012-6-7 04:40:31 | 显示全部楼层
根据时钟赋值,并行数据中的一位
然后并行数据自己DATA[9..0]<={data[9:1].data[10]};
fxwmeic 发表于 2012-6-13 21:10:07 | 显示全部楼层
initial begin
  a=0;
  #(20*cycle) a=1;
  #(cycle)       a=0;
  #(cycle)       a=1;
  #(cycle)       a=0;
  #(cycle)       a=1; .
.
.end
直接这么写也可以的。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 03:12 , Processed in 0.061454 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表