FPGA IO 电平标准 不同时，FPGA IO 的差别

1，FPGA IO 电平标准选择不同时，IO内部的区别是什么？比如设置成3.3V的IO和1.8的IO，FPGA内部的不同是什么？
2，FPGA内部改变了什么，使FPGA IO 可以设置成不同的电平标准？
3，我在配置管脚时，配置的电平的标准是3.3V；但实际的电路是1.8V的（io参考电压也是1.8），会出现什么问题？