集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2318|回复: 3

各位大侠 上面这段verilog代码有什么问题么?

[复制链接]
IPO 发表于 2010-6-13 07:47:02 | 显示全部楼层 |阅读模式
always @(posedge clk)
begin
        if(wren)
        {       
                if(clr)
                {
                        din_counter <= 12'b0;
                        counter_wr <= 12'b0;//ini_add;
                }                       
                else
                {
                        din_counter <= din_counter+12'b1;
                        counter_wr <= counter_wr+12'b1;
                }
        }
        else
                ;
end

I can.(308980916) 2010/6/10 17:17:19
各位大侠 上面这段代码有什么问题么?
 楼主| IPO 发表于 2010-6-13 07:47:31 | 显示全部楼层
always @(posedge clk)
begin
        if(wren)
        {       
                if(clr)
                {
                        din_counter
IPO 发表于 2010-6-13 07:47



    没有用{}的吧
 楼主| IPO 发表于 2010-6-13 07:47:44 | 显示全部楼层
把{}换成begin_end
Sunlife 发表于 2015-5-20 14:02:20 | 显示全部楼层

把{}换成begin_end
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-26 01:01 , Processed in 0.058828 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表