集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1620|回复: 3

如何保持某些路径的编译结果?

[复制链接]
nieyangjuan 发表于 2012-8-20 13:03:45 | 显示全部楼层 |阅读模式
我在编译一个比较大的工程,因为编译时间实在太长,所以尝试partition这个功能来使用增量编译,首先我想调通DDR2,所以把DDR—ctrl模块设置成了一个partition,编译后调试通过,我把这个partition的网表类型改成post_fit后加进其他partiton重新编译,因为TOP层调用DDR2的同时又添加了新的partition,所以top的网表类型我只能改成SOURCE FILE 因此DDR2的就跑不通了,我怀疑是top的外部管脚到DDR2寄存器这段被重新布局布线了,因此想问有什么方法能固定住外部这一小部分逻辑的布局布线结果?
 楼主| nieyangjuan 发表于 2012-8-21 08:15:43 | 显示全部楼层
看的不少,这么就没人回答啊?真是浪费感情。
 楼主| nieyangjuan 发表于 2012-8-21 08:47:04 | 显示全部楼层
自己顶顶。。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-27 21:02 , Processed in 0.065013 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表