切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › VHDL还是Verilog好？

发新帖

查看: 1963|回复: 0

VHDL还是Verilog好？

xiaoxiaocao 发表于 2012-9-10 15:02:54 | 显示全部楼层 |阅读模式

用VHDL有两年了，也还算熟练，但现在看好多同志都开始用Verilog了，也有点蠢蠢欲动了
到底用什么好呢？有没有大师多方位的分析一下

相关帖子

FPGA工程师就业培训班（保就业）

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 01:15 , Processed in 0.062695 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表