集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3508|回复: 2

quartus vhdl 波形仿真

[复制链接]
vvt 发表于 2010-6-23 10:05:37 | 显示全部楼层 |阅读模式
quartus  vhdl 波形仿真


我用vhdl编了一个与文件,f<=u and v,编译之后都没有什么问题,岂知在仿真结束后发现在 u=v=1 时,f不等于1.,为什么?
 楼主| vvt 发表于 2010-6-23 10:05:52 | 显示全部楼层
我试了一下,当其中有一个作为时钟信号的时候,不会为1.
Sunlife 发表于 2015-5-28 13:51:28 | 显示全部楼层

我试了一下,当其中有一个作为时钟信号的时候,不会为1.
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 10:23 , Processed in 0.105806 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表