请教，在时钟的上升沿，怎样判断一个脉冲的上升沿？？？

请教，在时钟的上升沿，怎样判断一个脉冲的上升沿？？？

有通用的边沿判断电路，就是用时钟上升沿驱动一个寄存器，把该脉冲作为输入，把该寄存器的输入和输出作为条件，如果输入为0输出为1，则表示出现上升沿。不过这样的上升沿会延迟一个时钟周期的。
always @（posedge clk）
begin
      pluse_buf1<= pluse;
      plues_buf2<=pluse_buf1;
end
assign   pluse_raise = pluse_buf1  & (~pluse_buf2);

  pluse_buf1<= pluse;
      plues_buf2<=pluse_buf1;