Verilog HDL设计的要点

vvt · 发表于 2010-6-26 08:33:12

购买主题 已有 1 人购买 本主题需向作者支付 3 金钱 才能浏览

giftxuexi · 发表于 2010-7-5 22:51:24

看看啦，不错

心随你飞 · 发表于 2010-7-15 22:48:47

谢谢分享啊

393698619 · 发表于 2010-9-9 20:07:51

谢谢诶楼主辛苦了哈

fly624 · 发表于 2010-9-14 22:13:22

顶死楼主哈哈

达_东 · 发表于 2011-1-14 22:36:27

顶起，呵呵呵！

逆风飞翔 · 发表于 2011-3-13 15:58:16

谢谢分享顶一个

mozone · 发表于 2011-4-10 15:47:16

谢分享，正在学习中

nj_jacky · 发表于 2011-4-16 10:53:27

谢谢分享，支持！

314575489 · 发表于 2011-5-29 23:14:27

谢谢诶楼主辛苦了

		自动登录	找回密码
密码			我要注册

vvt 当前离线积分 4675 IP卡狗仔卡	vvt 发表于 2010-6-26 08:33:12 \| 显示全部楼层 \|阅读模式购买主题已有 1 人购买本主题需向作者支付 3 金钱才能浏览
vvt 当前离线积分 4675 IP卡狗仔卡	相关帖子 • verilog 教程 • 至芯科技FPGA培训内部教程 • verilog hdl 教程逻辑设计部分 • 非阻塞赋值容易错语法点问答 • 求助：vhdl和verilog的时钟沿采样传输数据问题 • 请教个问题关于Warning: Output pins are stuck at VCC or GND • 关于设计语言的提问 • Writing test benches • VERILOG怎么样实现顶层文件调用其他模块？ • verilog 设计经典例程至芯科技ZX系列开发板正在火爆发售！
	回复使用道具举报提升卡置顶卡沉默卡喧嚣卡变色卡显身卡
	FPGA就业培训班招聘学员（保就业）

站长推荐 /1