集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2459|回复: 4

verilog偶数个非门进行短暂的延时防止优化的问题

[复制链接]
纸风铃 发表于 2010-6-25 23:41:33 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-12 10:40 编辑

请问一下 假如vhdl写一个用偶数个非门进行短暂的延时 然后输出 为了防止综合优化该模块,可在模块中加综合约束 注释部分的语句是什么呢?我知道verilog中可以用
/*synthesis attribute keep a true*/ 但是在VHDL中呢?是什么语句呀?
绿豆宝贝 发表于 2010-6-25 23:53:41 | 显示全部楼层
大家各抒己见呀 共同讨论 共同提高啊!
给我一刀 发表于 2010-6-26 01:14:08 | 显示全部楼层
直接用库里的 invter or buffer,做成一个module;调用的时候 set_dont_touch
蓝雪 发表于 2010-6-26 01:35:52 | 显示全部楼层
谢谢你啦!<br>
这样做虽然可以 但是和我我所要陈述的方法不一样 我需要的是如何添加语句就可以解决问题的<br>

        3#
zhang2000
帅帅 发表于 2010-6-26 02:25:19 | 显示全部楼层
不晓得啊
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 00:05 , Processed in 0.061414 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表