切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › Lattice的isplever的问题
返回列表 发新帖
查看: 2128|回复: 0

Lattice的isplever的问题

[复制链接]
别生气咯 发表于 2010-6-26 00:30:46 | 显示全部楼层 |阅读模式
Lattice的isplever，有一个时钟频率的约束，这个的标准一般是什么？
有时候时钟约束有错误照样能生成JED文件，有的时候则不能，这个在什么地方设置啊？
isplever, Lattice

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 00:28 , Processed in 0.058831 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表