VREF管脚的连接问题

沉醉夕阳下 · 发表于 2010-6-25 23:20:30

本帖最后由 fpgaw 于 2010-7-11 11:34 编辑

我用的是Altera的EP2S30系列的FPGA芯片，需要用到DDR SDRAM，需要接SSTL2电压标准，不知道VREF怎么连接，是不是VREF连到1.25V的话，VCCIO必须连到2.5V，不能连到3.3V。如果这样的话岂不是一个bank内除了DDR SDRAM以外其他的脚都不能用了

夜带水果刀 · 发表于 2010-6-25 23:56:01

本帖最后由 cdsmakc 于 2010-6-22 00:01 编辑 
 
VREF应该接到VCCIO/2的电平上。但是要注意一点，ddr和DDR2的的VREF VDD VTT等电压上电顺序是有要求的，这种上电顺序一般通过一个外置芯片来实现。我用DDR2的时候是用的LP2996，你可以下个资料参考下，然后找个开发板看看DDR用的什么芯片产生的VREF和VTT。 
另外这个BANK用了DDR的确不能用别的东西了。不过一般2.5V和3.3VTTL是可以互驱动的，因此3.3ttl的应用需求剩下的引脚还可以用。DDR2就郁闷了，1。8V,那才是真的浪费

绿豆宝贝 · 发表于 2010-6-26 01:34:34

2#
cdsmakc 
 
我用的也是LP2996，我用的是484脚的FPGA，一个bank分不下所有的DDR SDRAM的引脚，需要用两个bank，而我用的bank里有配置管脚，如果把VCCIO接到2.5V，会不会配置管脚也不能用了呢

麦子 · 发表于 2010-6-26 01:57:29

3#
zst221000 
在使用DDR或者DDR2的BANK里面，所有的VREF都要正确连接。VREF不能用作普通IO。fpga的配置管脚不受IO电平约束。

大鹏 · 发表于 2022-2-14 14:49:57

VREF管脚的连接问题

		自动登录	找回密码
密码			我要注册

VREF管脚的连接问题

站长推荐 /1