集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: UFO

如何猜分状态机

[复制链接]
ups 发表于 2010-6-26 12:51:44 | 显示全部楼层
我无忧 提到的问题看来是一个比较关键的问题。那么为什么在速度快的时候会出现非法状态呢,能够详细的解释一下呢。
ICE 发表于 2010-6-26 13:41:12 | 显示全部楼层
顶一下,大家继续讨论
CCIE 发表于 2010-6-26 14:26:55 | 显示全部楼层
听一个老师说的:状态机非常重要,能用的地方尽量用,但上面说速度快容易产生非法状态我也不懂,能够详细说一下吗?
tim 发表于 2010-6-26 15:49:13 | 显示全部楼层
是啊,你还有一个default呢?可以合理的利用这点。
 楼主| UFO 发表于 2010-6-26 17:07:39 | 显示全部楼层
顶一下,继续关注中
interige 发表于 2010-6-26 18:43:21 | 显示全部楼层
非法状态的出是与信号在高低电平转换所需的时间有关,可以插入过渡状态来消除。简单的说就是不要在卡诺图中出现孤立的状态。
wwpcd 发表于 2010-9-8 10:51:13 | 显示全部楼层
Verilog 设计与验证
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 13:19 , Processed in 0.059721 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表