有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究

inter · 发表于 2010-6-26 01:23:27

本帖最后由 fpgaw 于 2010-11-19 06:36 编辑

在synplify里面有把状态机代码改一点就不行了,综合出来就是一堆组合逻辑加寄存器了.经常自己写出来的状态机有时能识别有时不能,那本《FPGA/CPLD设计工具——xilinx ISE使用详解》讲i2c的例子里面的状态机就不能识别,有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究.

ICE · 发表于 2010-6-26 03:01:31

看synplify的manual

HDL · 发表于 2010-6-26 03:19:22

1.在synplify Pro里选择FSM Compiler就行了<br>
2.在代码方面,最好一个模块只写状态机,而不写其它的逻辑和时序.太多的规则了,欢迎大家补充

CCIE · 发表于 2010-6-26 03:41:54

又知道的多一点了...呵呵

		自动登录	找回密码
密码			我要注册

有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究

相关帖子

站长推荐 /1