集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3524|回复: 2

用verilog状态机做一个电梯控制器的课程设计

[复制链接]
AAT 发表于 2010-6-26 00:13:43 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-19 06:48 编辑

用verilog做一个电梯控制器的课程设计,我打算用状态机写,有一大堆疑问,特向大家
求助!
我将电梯划分为五个状态WAIT、UP、DOWN、UPSTOP(向上运行时到达指定层时,进行一系列
操作),DownStop(类似UpStop)
Up or down 时,是1个周期上升或下降1层
UpStop or DownStop时,首先是1周期的延时,然后开门4周期,最后是关门
有如下问题:
一、各状态持续周期不一样,我该怎样控制?UpStop or DownStop中的延时该怎样实现?通
常有如下方法:
1、在UpStop or DownStop中设置Flag,根据flag来跳转;
2、将UpStop or DownStop状态再细分成五个小状态;
还有什么好的方法吗?

二、想在UpStop or DownStop中调用延时4周期的模块,该怎样处理?如下的方法行吗?

方法:在状态机外实例化延时模块,在UpStop or DownStop中通过使能延时模块的使能断
来延时,而在延时模块中当延时4s后,其输出再通过组合逻辑反馈到其使能端,从而切断
模块的不停运转。ms过于复杂了
时间紧,求大家帮忙了。。先谢了

补充一下啊,原先我的计划是适时切断延时模块的clk,这样就能节省功耗,现在想来太傻
了。
同样关于状态转移,原先的计划也是适时切断转移时钟,现在发现这方法太挫了,不但实
现复杂,而且模块藕合性过大,通用性太差了
大鹏 发表于 2020-6-7 14:39:08 | 显示全部楼层
用verilog状态机做一个电梯控制器的课程设计
zxopenhl 发表于 2020-6-10 14:54:44 | 显示全部楼层
用verilog状态机做一个电梯控制器的课程设计
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 03:52 , Processed in 0.060694 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表