集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2599|回复: 2

CPLD高频计数的问题

[复制链接]
longt 发表于 2010-6-26 00:26:48 | 显示全部楼层 |阅读模式
利用单片机控制CPLD实现计时功能,基本思路是单片机发送信号使CPLD开始计数,另有一计数停止信号使CPLD<br>

停止计数,然后把数据传入单片机,由单片机根据计数脉冲频率转换成相应的时间。我不清楚是不是一定要外接计数脉<br>

冲,参考的有些资料接了,有些是用了内部的频率信号,这个计数脉冲和CPLD的时钟信号有什么联系不,现在我也很<br>

迷惑,望高手指点。
longtim 发表于 2010-6-26 00:48:59 | 显示全部楼层
想明白了
FFT 发表于 2010-6-26 01:31:33 | 显示全部楼层
我也想知道CPLD内部到底有没有高频率的时钟信号
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 00:24 , Processed in 0.060640 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表