在FPGA上验证能跑起来，相同代码，CPLD上跑不起来

VVIC 发表于 2010-6-26 00:38:22 | 显示全部楼层 |阅读模式

在FPGA上验证能跑起来，但是相同的代码，改用CPLD后，跑起来的逻辑就完全乱了，这会是什么原因啊？
器件分别是： FPGA EP2C35
CPLD EPM3256

时钟很慢，只有14.31818M

望高手解答，谢谢了！

GMT+8, 2024-12-24 00:04 , Processed in 0.059102 second(s), 23 queries .

Powered by Discuz! X3.4

		自动登录	找回密码
密码			我要注册

站长推荐 /1