集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2763|回复: 2

图像采集的系统DSP和CPLD的问题

[复制链接]
CCIE 发表于 2010-6-26 01:30:49 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-3 06:16 编辑

我做的毕设是做一个图像采集的系统(我主要负责CPLD方面),主要用到DSP和CPLD,其中DSP选用的TMS320VC5402,CPLD选用的EPM3128A,应该说都是比较通用的芯片,但是我初次做硬件方面的东西,虽然看了不少资料,有些东西还是没弄清楚,现在主要问题有:<br>
(1)DSP外部数据存储器的扩展。5402有内部的16K的ram,扩展外部存储器时要分页,每页64k,低16k为片内ram,就是每页最多只能外扩48k的ram(我看了几篇文章说每页外扩32k),这样整个外扩的地址就不连续了,对以后的工作会不会比较麻烦。我现在已经选择的ram为IS61LV51216,是512k*16的,我想可以不可以每页外部扩展64k,干脆不用内部ram了,全部用外部存储器。这样有没有问题啊?还有什么更好的方法吗?<br>
(2)CPLD的时钟怎么给。是需要外接一个晶振,还是直接通过DSP给它一个时钟啊?<br>
(3)JTAG口的问题。现在CPLD和dsp都需要接JTAG口,但是我们的电路板体积有限,我想问是否可以共用一个JTAG口?具体怎么实现比较好。<br>
谢谢各位高手指点一下
        [
CHA 发表于 2010-6-26 02:40:47 | 显示全部楼层
1. 可以实现. 程序是由你来定的,怎么做都可以的. 具体分页多少, 都由 DSP 的程序来定的. 但注意读写的时序要求, 外接memory是有一定的延时的, 如果来准确的读写需要你仔细来看下 ram的 datasheet.内部ram一般可以做为少量的数据存储,毕竟放着也是浪费.<br>
<br>
2. CPLD 的时钟一般是需要外接的, 但个别是有内部晶振, 你需要查看下. 至于给DSP 的时钟, 那种都可以, 不过还是建议由其datasheet来定,最好外接个晶振.<br>
<br>
3. JTAG口都是通用的, 但两个的下载方法不同. 共用似乎也可以, 需要你外部来进行选择.(不是很清楚)
longtime 发表于 2010-6-26 03:35:59 | 显示全部楼层
十分感谢您的回复。<br>
看来我还得好好看看芯片资料,呵呵~~~
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:38 , Processed in 0.060503 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表