集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2670|回复: 1

请教:用CPLD模拟UART口

[复制链接]
usb 发表于 2010-6-26 01:14:26 | 显示全部楼层 |阅读模式
由于我的主CPU的UART口不够用,我想用Altera的MAXII(EPM240)来模拟出一个UART口,其帧长、停止位、波特率等参数均固定。另一端通过8位的模拟并口和主CPU之间记性进行数据传送。<br>
我用verilog试了下UART的模拟,至少要8byte的FIFO、中断的产生和取消、FIFO数据的送出、以及各种传输机制的考虑,感觉很复杂。做了好几天,越做越感到困难。<br>
<br>
想请教下,用EPM240模拟UART口是否可行?模拟出一路UART口(包括发送和接收)大概需要多少宏单元?<br>
或者哪位有现成的东东可推荐?
encounter 发表于 2010-6-26 01:22:14 | 显示全部楼层
我用verilog试了下UART的模拟,至少要8byte的FIFO、中断的产生和取消、FIFO数据的送出、以及各种传输机制的考虑,感觉很复杂。做了好几天,越做越感到困难
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:34 , Processed in 0.058412 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表