集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1834|回复: 2

CPLD设计主备控制器

[复制链接]
VVC 发表于 2010-6-26 00:52:39 | 显示全部楼层 |阅读模式
主要用于实现可靠性要求比较高的设备上,实现主备倒换,提高系统可靠性,我个人认为用组合逻辑实现好(反应快),但是测试部那个兄弟给我提单说,要用时序逻辑(需要靠时钟节拍,有时候反应会延迟一个时钟)实现,大家看看用什么实现可靠性更高?
CHA 发表于 2010-6-26 01:15:07 | 显示全部楼层
没做过,,
CHANG 发表于 2010-6-26 03:10:57 | 显示全部楼层
没做过阿,还是******!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:52 , Processed in 0.060023 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表