集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3444|回复: 5

如何实现两个不同信号的沿的触发

[复制链接]
longtim 发表于 2010-6-26 01:31:56 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-6 06:31 编辑

意思是实现一个功能如下当busy(异步)的下降沿到来的时候,输出两个周期的脉冲,这个输出脉冲的周期是输入脉冲的两倍,个人感觉比较麻烦,没有思路,麻烦给点儿提示
FFT 发表于 2010-6-26 02:36:38 | 显示全部楼层
这是不同clock间同步的问题,<br>
不需要用&ldquo;两个不同信号的沿的触发&rdquo;
ICE 发表于 2010-6-26 04:19:00 | 显示全部楼层
用几个寄存器延迟一下看行不行
CHA 发表于 2010-6-26 05:09:25 | 显示全部楼层
1,状态机自然是最方便的方法解决这个问题,可设如下状态机:用BUSY信号判断,当Busy分别为:1--&gt;1;1--&gt;0;0--&gt;0(此处为下降沿后的第一个时钟周期),0--&gt;0;0--&gt;1时,得出所需周期信号clkout分别为:0,1,1,0,0,<br>
2,可以用设标志位来实现,如在下降沿到来后令flag==1,延迟两个周期后flag==0,当flag==1的时候,输出时钟clkout为:1,其余为零,配合计数器实现,应该很简单<br>
<br>
[ 本帖最后由 tingwhere 于 2007-1-31 17:22 编辑 ]
CHANG 发表于 2010-6-26 07:03:30 | 显示全部楼层
必须使用高速时钟采样busy,检查到busy下降边沿后输出一高电平,再将此输出寄存器延长一周期即可<br>
简便实用
Sunlife 发表于 2015-6-17 11:32:03 | 显示全部楼层
,状态机自然是最方便的方法解决这个问题,可设如下状态机:用BUSY信号判断,当Busy分别为:1--&gt;1;1--&gt;0;0--&gt;0(此处为下降沿后的第一个时钟周期),0--&gt;0;0--&gt;1时,得出所需周期信号clkout分别为:0,1,1,0,0,<br>
2,可以用设标志位来实现,如在下降沿到来后令flag==1,延迟两个周期后flag==0,当flag==1的时候,输出时钟clkout为:1,其余为零,配合计数器实现,应该很简单<br>
<br>
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 10:42 , Processed in 0.063492 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表