良好的verilog HDL代码编写风格

lglweixiao · 发表于 2011-9-8 17:46:21

初学者学习中，不错

weidebao1985 · 发表于 2011-9-21 09:06:34

写的真好，拜读中。

helixin001 · 发表于 2011-9-21 13:18:58

经验之谈。
请问像这样z=a+b;的表达式
我看到好多人喜欢写成z = a + b;
也就是运算符的前后都有空格，有什么好处吗？

pengdan0905 · 发表于 2011-9-22 11:27:38

用tab键缩进应该是比较可取的吧

snowinmoon · 发表于 2011-9-23 15:59:39

学习过了，不错

炘炘之火 · 发表于 2011-9-24 10:29:47

谢谢LZ的分享

rswofxd · 发表于 2011-9-24 22:38:56

好东西，学习。。。。。。。。。。。。。

chaoting · 发表于 2011-10-4 15:18:17

写好了别人才能看得懂~~

508482294 · 发表于 2021-12-11 17:49:04

良好的verilog HDL代码编写风格

		自动登录	找回密码
密码			我要注册

站长推荐 /1