切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回 ...
返回列表 发新帖
查看: 2211|回复: 1

我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗

[复制链接]
CHANG 发表于 2010-6-26 02:09:44 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-18 14:41 编辑

我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
longt 发表于 2010-6-26 02:24:31 | 显示全部楼层
要看你的频率是多高了，一般tco+tsu+th<1/t
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-5 16:43 , Processed in 0.160959 second(s), 19 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表