FPGA时序分析的作用？？

encounter · 发表于 2010-6-26 02:05:34

本帖最后由 fpgaw 于 2010-6-27 20:27 编辑

FPGA时序分析的作用？？

我只是用FPGA做一些开发工作，并不是设计IC之类。
所以不知时序分析到底有没有用。。
也它到底是什么意思

longtime · 发表于 2010-6-26 02:24:31

我也只是用FPGA做原型验证。我主要就看看时序报告，看看约束是否满足，对关键路径进行改进。

longtime · 发表于 2010-6-26 02:51:46

我觉得时序分析主要有2个作用,都是在仿真过程中： 
一。在功能仿真过程，主要是看设计能否实现系统的功能 
二。在后仿真过程中，通过时序仿真可以了解系统的关键路径，分析系统的时延等重要信息。

CTT · 发表于 2010-6-26 04:18:09

本帖最后由 fpgaw 于 2010-6-27 20:27 编辑

我也只是用FPGA做原型验证。我主要就看看时序报告，看看约束是否满足，对关键路径进行改进。请教一下 
时序分析是怎么用来指导FPGA设计 
我也只做算法原型 
 
可是我对这些时序分析了以后到底具体怎么用呢? 
 
 
请指点一下

CTT · 发表于 2010-6-26 04:43:45

时序分析可以大概的估计设计性能，当不确定能否实际应用于硬件上或者比较冒险的情况下可以做做，一般由于时间关系所以大多数人选择不做。因为他与实际硬件的工作还是有差别的。

CHAN · 发表于 2010-6-26 04:53:09

但是时序验证可以减少仿真时间，提高覆盖率，如果是同步电路，理论上是可以达到100％得路径覆盖得

CHANG · 发表于 2010-6-26 05:23:17

我做fpga的，也很少用时序分析，不过setup，fmax通常要约束一下

usb · 发表于 2010-6-26 05:30:50

约束setup,fmax能怎样提高FPGA的设计效率呢? 
 
你指的是设置你想要的setup fmax时间吗?

interi · 发表于 2010-6-26 06:35:16

setup时间是怎么得来的呢？

CTT · 发表于 2010-6-26 07:29:34

恩，这个我也不懂，仔细学哈

		自动登录	找回密码
密码			我要注册

FPGA时序分析的作用？？

相关帖子

站长推荐 /1