切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 高手发一下基于VERILOG的状态机,
返回列表 发新帖
查看: 2500|回复: 1

高手发一下基于VERILOG的状态机,

[复制链接]
UFP 发表于 2010-6-26 01:47:27 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-19 06:45 编辑

高手发一下基于VERILOG的状态机,
Verilog, 高手, 状态, 状态机

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
CHANG 发表于 2010-6-26 01:51:42 | 显示全部楼层
我认为，状态机就是按照目标设计case条件的状态流，设计合理的流动通路就行了，好好看看case的结构就可以了，画出状态图编程就可以很明白了。
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:22 , Processed in 0.062023 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表