FPGA逻辑设计工程师--北京卡莱特科技有限公司

发布日期：        2010-04-09        工作地点：        北京-海淀区        招聘人数：        若干
工作年限：        应届毕业生        学    历：        本科        薪水范围：        6000-7999
职位描述

要求：

1、熟练掌握VHDL。曾经编写过较大型的项目。

2、熟练掌握modelsim仿真，quartus等。

3、熟练掌握 altera的cyclone系列芯片。

4、很强的逻辑分析和调试能力。熟悉异步时钟转换设计。

5、设计的VHDL代码规范，效率高。

6、团队合作精神，较强的学习能力。
联系方式
电子邮箱：         zhaopin@colorlightall.com

1、熟练掌握VHDL。曾经编写过较大型的项目。

2、熟练掌握modelsim仿真，quartus等。