verilog 8位乘法器源代码哪里错？

interige · 发表于 2010-6-26 00:45:40

verilog 8位乘法器源代码哪里错？

module mult8(out, a, b); 8位乘法器源代码
parameter size=8;
input[size:1] a,b;        //两个操作数
output[2*size:1] out;        //结果
assign out=a*b;//乘法运算符   
endmodule

ngtim · 发表于 2010-6-26 01:01:12

我用Xilinx ISE 8.1 跑了一下，没有错 
不知你用的是什么工具？ 
有些是不支持乘，除法。

HDL · 发表于 2010-6-26 01:50:37

有的工具中out是不是需要定义线宽。

UFO · 发表于 2010-6-26 02:04:42

我觉得没问题

CHA · 发表于 2010-6-26 03:54:36

问题是没有,但我觉得乘法器不能直接用" * "写，毕竟这是描述语言，而不是设计语言

ups · 发表于 2010-6-26 04:13:04

一般实现乘法,不能直接用乘法符号.

tim · 发表于 2010-6-26 04:39:47

可以用的啊 
用了*后，综合器会直接综合成一个乘法器的 
我看这个没有错 
可能是2楼说的那种情况

tim · 发表于 2010-6-26 06:05:31

没试过用乘除法！看看！

ANG · 发表于 2010-6-26 06:29:19

原帖由 LOONG 于 2006-10-12 11:17 发表 
可以用的啊 
用了*后，综合器会直接综合成一个乘法器的 
我看这个没有错 
可能是2楼说的那种情况支持，但是乘法器的调用是不是要先声明？

UFP · 发表于 2010-6-26 07:04:08

不用的啊 
不用

		自动登录	找回密码
密码			我要注册

verilog 8位乘法器源代码哪里错？

相关帖子

站长推荐 /1

verilog 8位乘法器源代码 哪里错？

相关帖子

站长推荐 /1

verilog 8位乘法器源代码哪里错？