切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 在begin---end中竟然有两次的赋值，这样能实现吗 Verilo ...

12 / 2 页

发新帖

楼主: FFT

在begin---end中竟然有两次的赋值，这样能实现吗 Verilog代码的意思

Sunlife 发表于 2015-6-25 09:32:00 | 显示全部楼层

可以实现有CLK个initial值,但是这段代码如果综合的话会有很大的问题,综合的时候不考虑 initial和#(`tCK/2)这种延时

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

FPGA就业培训班招聘学员（保就业）

12 / 2 页

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-6-26 16:40 , Processed in 0.059564 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表