切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › inout怎么用VHDL写testbench?

发新帖

查看: 4006|回复: 2

inout怎么用VHDL写testbench?

inter 发表于 2010-6-26 02:29:38 | 显示全部楼层 |阅读模式

本帖最后由 fpgaw 于 2010-7-12 12:20 编辑

INOUT型管脚输出测试只需直接用即可，做输入时怎么测试啊？

inout, testbench, VHDL

相关帖子

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

VVC 发表于 2010-6-26 02:41:43 | 显示全部楼层

用reg型定义

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

阿甘正传 发表于 2012-2-2 11:46:41 | 显示全部楼层

很好很强大学习中！

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-3 07:54 , Processed in 0.155358 second(s), 23 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表