集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2358|回复: 2

quartus II 求助!

[复制链接]
longtime 发表于 2010-6-26 02:02:07 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-16 13:32 编辑

在用quartus II 5.0进行timming analyzer时出现 警告:Info: Assuming node "altera_internal_jtag~TCKUTAP" is an undefined clock,可是altera_internal_jtag~TCKUTAP不是我设计中遇到的管脚,不知道该怎么约束,盼大侠给予指点
ngtim 发表于 2010-6-26 03:40:01 | 显示全部楼层
建议你去看看sopc设计流程那本书哈
weibode01 发表于 2010-11-5 15:28:55 | 显示全部楼层
为什么还用5.0呢,起码换到7.2才好了吧
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-26 14:15 , Processed in 0.061285 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表