verilog逻辑设计上使用什么样的编辑工具？各有什么优缺点

verilog逻辑设计上使用什么样的编辑工具？各有什么优缺点

我使用sourceInght，但是编码时，自动化程度不够高。看代码还不错。哪位大侠知道比较深，介绍一下。