切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › FPGA引脚输出(LVTTL)随频率变高而严重变形，怎么解决
返回列表 发新帖
查看: 1441|回复: 0

FPGA引脚输出(LVTTL)随频率变高而严重变形，怎么解决

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-6-28 09:20:40 | 显示全部楼层 |阅读模式
EP1C3T144C8读取SRAM数据，读使能(/OE)到10MHz时，波形缩的很扁，低电平超过了1V，超出SRAM引脚的低电平范围，导致读取不成功。

能不能通过QuartusII里面的设置使器件输出更好的波形，还是只能在外围电路上想办法了
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 10:56 , Processed in 0.055434 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表