弱问一个verilog语法问题

reg [64+8:1] a;
reg [7：0] byte;
integer b;
$sscanf(a[b*16+8 -:16], "%2x", byte);

请问最后一句中，那是什么意思？
这句是完成了一个什么操作？
再就是类似这种语法在什么资料上可以找到？

<