verilog程序?谢谢了

timescale 1ns/100ps
`include "clu.v"//包含被测试模块的文件
module testclu;
reg Clk,Rst,C,Zero;//被测试模块的输入声明为reg
clu clutest(Clk,Rst,C,Zero);//被测试模块
initial//测试激励波形
fork
   begin
    Clk=0;
    Rst=1;
    C=0;
   end
begin
  #30 Rst=0;
  #190Rst=1;
  #300 $finish;  //仿真结束
  end
$shm_open("ly.shm") ;//将结果存储为signalscan文件格式
$shm_probe("AS"); //以便用signalscan来看结果波形
join
always#5Clk=~Clk;
endmodule

数字前的#什麽意思?
clu clutest(Clk,Rst,C,Zero);//被测试模块也没看懂?
reg什麽意思?
刚开始学习,可能问的问题很笨了 .

clu&nbsp; &nbsp;clutest(Clk,Rst,C,Zero);&nbsp;&nbsp;//被测试模块也没看懂?<br>
例化clu模块;<br>
做为Testbench的输出,当然要用Reg了;哥们,看书吧

#号表示延迟

多看看书和实例<br>
我也刚学

这些问题应该先看看书<br>
看书解决不了再问

好啊！！！！收下先！！！

#是沿时,#100表示沿时100个单位后执行后面的语句;<br>
clu&nbsp; &nbsp;clutest(Clk,Rst,C,Zero);&nbsp;&nbsp;是调用被测试文件,然后 开始测试

谢谢七楼的回答,还要多多看书学习

&ldquo; 数字前的#什麽意思?<br>
clu&nbsp; &nbsp;clutest(Clk,Rst,C,Zero);&nbsp;&nbsp;//被测试模块也没看懂?<br>
reg什麽意思?<br>
刚开始学习,可能问的问题很笨了 .&nbsp;&nbsp;&rdquo;<br>
<br>
要多看书啊！<br>
对于初学者，我觉得夏宇闻那本非常不错！找来看看吧！

问题有些简都是基本&nbsp;&nbsp;多看看书&nbsp; &nbsp;这些