集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 4163|回复: 5

怎样用ise core generator产生的ip?

[复制链接]
CPLD 发表于 2010-4-10 20:43:16 | 显示全部楼层 |阅读模式
如产生了一个ram,如何在已有的工程中使用,它使用了library xilinxlibrarycore
 楼主| CPLD 发表于 2010-4-10 20:43:29 | 显示全部楼层
直接在ise里调用core gen方便
 楼主| CPLD 发表于 2010-4-10 20:43:39 | 显示全部楼层
开始》xilinx ISE》core genetator》相应核》配置需求参数》生成核文件》top文件调用》OK
 楼主| CPLD 发表于 2010-4-10 20:43:53 | 显示全部楼层
很简单的,直接运行core generator,产生关于ram的edn,和.v文件,然后适当修改.v即可
vividbear 发表于 2010-9-1 08:49:10 | 显示全部楼层
回复 3# CPLD


    这个TOP文件要怎么写呢?谢谢了
onlineman 发表于 2010-10-6 22:40:13 | 显示全部楼层
verilogHDL语言在Quartus5.1如何产生IP?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 12:31 , Processed in 0.078593 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表