verilog的这种写法在vhdl里面有对应么？

ICE 发表于 2010-6-28 00:08:11 | 显示全部楼层 |阅读模式

本帖最后由 fpgaw 于 2010-7-18 12:10 编辑

verilog里有$display(submodule_name.signal_name);
用来在testbench里直接调用DUT内部的信号，很方便
VHDL里有没有办法实现啊？我要给6个同样的子模块实例里的每一个打印数据，很难做到啊

FPGA工程师就业培训班（保就业）

使用道具举报

返回列表

GMT+8, 2024-12-24 02:46 , Processed in 0.061259 second(s), 19 queries .

Powered by Discuz! X3.4

		自动登录	找回密码
密码			我要注册

verilog的这种写法在vhdl里面有对应么？

站长推荐 /1