如何在Verilog实现一个将加法器的结果载入D触发器的代码

如何在Verilog实现一个将加法器的结果载入D触发器的代码，我只知道会单独的实现他们的代码

没有看懂呢...

就是怎样再一个电路中先设置一个加法器,再将加法的结果通过D触发器输出来

也没有看懂呀！

天，我不能不说，回去念书去！<br>
<br>
假设加法器的输出式adder_out，时钟是clk，用D触发器输出的结果叫adder_dout<br>
你要的东西可以写为<br>
<br>
always @(posedge clk)<br>
&nbsp; &nbsp; adder_dout &lt;= adder_out;

always @(posedge clk)<br>
&nbsp; &nbsp; dout &lt;= a+b;

<br>
assign&nbsp;&nbsp;sum=a+b<br>
always@(posedge clk)<br>
&nbsp;&nbsp;sum_r&lt;=sum;